0.7nm制程芯片問世!摩爾定律又活了
摩爾定律，有救了？
IBM推出全球首款0.7 納米芯片制程節點，指甲蓋大小的芯片上集成近1000億個晶體管，密度達到2納米芯片的兩倍。
此前台積電最先進制程為2nm，已多年難以更進壹步。
英偉達CEO黃仁勳曾多次宣稱摩爾定律已死，現在終於有了轉機。
0.7納米，即7埃米，人類制造的晶體管首次突破1納米門檻，逼近單個原子的尺度（0.1-0.5納米）。
與2納米制程相比，可以讓性能提升50%，或能效提升70%，贰選壹。
納米堆疊架構登場
實現這壹突破的核心，是IBM的“納米堆疊”（NanoStack）架構，業界首個基於納米片的叁維垂直堆疊晶體管設計。
要理解NanoStack，需要先回顧芯片架構這幾年走過的路。
在7納米和10納米時代，主流方案是FinFET鰭式晶體管，柵極從叁面包裹通道來控制電流。到了5納米以下，FinFET的漏電問題日益嚴重，撐不住了。
IBM在2017年推出全環繞柵極（GAA）納米片技術，柵極從肆面完全包裹住水平堆疊的納米片通道，靜電控制能力大幅增強。這成了其2納米芯片的技術基礎，也被台積電、叁星等主流廠商跟進采納。
2021年底，IBM又與叁星聯合發布VTFET垂直傳輸場效應晶體管，把電流方向從水平改為垂直，仿真數據顯示，相比同尺寸FinFET方案性能翻倍或能耗降低85%。
這次的NanoStack是上述路線的進壹步延伸。
它的做法是：
取兩片帶有納米片晶體管的晶圓，將其中壹片倒扣在另壹片上方，通過超薄介電鍵合粘合，形成垂直互聯的叁維結構。每壹層可以使用不同的材料組合，n型和p型晶體管各自獨立優化，互不幹擾。
IBM已在實驗室中完成了驗證，CMOS集成、雙通道工程能力展示、以及功能完備且開關性能符合預期的CMOS反相器，確認該技術可被實際制造並支持真實計算。
在VLSI 2026大會上，IBM進壹步展示了NanoStack在SRAM上的表現：面積縮減40%。SRAM是片上緩存的核心組成部分，長期以來微縮難度極大，這壹進展對AI芯片所需的高帶寬數據通路尤為關鍵。
“沒人想為電費買單”
IBM研究院負責芯片研發的副總裁Huiming Bu表示：每個人都要更高的性能，但沒人想為電費買單。
[物價飛漲的時候 這樣省錢購物很爽]
這條新聞還沒有人評論喔，等著您的高見呢
IBM推出全球首款0.7 納米芯片制程節點，指甲蓋大小的芯片上集成近1000億個晶體管，密度達到2納米芯片的兩倍。
此前台積電最先進制程為2nm，已多年難以更進壹步。
英偉達CEO黃仁勳曾多次宣稱摩爾定律已死，現在終於有了轉機。
0.7納米，即7埃米，人類制造的晶體管首次突破1納米門檻，逼近單個原子的尺度（0.1-0.5納米）。
與2納米制程相比，可以讓性能提升50%，或能效提升70%，贰選壹。
納米堆疊架構登場
實現這壹突破的核心，是IBM的“納米堆疊”（NanoStack）架構，業界首個基於納米片的叁維垂直堆疊晶體管設計。
要理解NanoStack，需要先回顧芯片架構這幾年走過的路。
在7納米和10納米時代，主流方案是FinFET鰭式晶體管，柵極從叁面包裹通道來控制電流。到了5納米以下，FinFET的漏電問題日益嚴重，撐不住了。
IBM在2017年推出全環繞柵極（GAA）納米片技術，柵極從肆面完全包裹住水平堆疊的納米片通道，靜電控制能力大幅增強。這成了其2納米芯片的技術基礎，也被台積電、叁星等主流廠商跟進采納。
2021年底，IBM又與叁星聯合發布VTFET垂直傳輸場效應晶體管，把電流方向從水平改為垂直，仿真數據顯示，相比同尺寸FinFET方案性能翻倍或能耗降低85%。
這次的NanoStack是上述路線的進壹步延伸。
它的做法是：
取兩片帶有納米片晶體管的晶圓，將其中壹片倒扣在另壹片上方，通過超薄介電鍵合粘合，形成垂直互聯的叁維結構。每壹層可以使用不同的材料組合，n型和p型晶體管各自獨立優化，互不幹擾。
IBM已在實驗室中完成了驗證，CMOS集成、雙通道工程能力展示、以及功能完備且開關性能符合預期的CMOS反相器，確認該技術可被實際制造並支持真實計算。
在VLSI 2026大會上，IBM進壹步展示了NanoStack在SRAM上的表現：面積縮減40%。SRAM是片上緩存的核心組成部分，長期以來微縮難度極大，這壹進展對AI芯片所需的高帶寬數據通路尤為關鍵。
“沒人想為電費買單”
IBM研究院負責芯片研發的副總裁Huiming Bu表示：每個人都要更高的性能，但沒人想為電費買單。
[物價飛漲的時候 這樣省錢購物很爽]
| 分享: |
| 注： | 在此頁閱讀全文 |
| 延伸閱讀 |
推薦: