黃仁勳到底有沒有誤讀"韜定律"?
壹場圍繞華為“韜（τ）定律”的爭論，迅速從半導體圈蔓延到中文互聯網。
事情本不復雜。不久前，華為在 IEEE ISCAS 2026 會議上正式發布“Tau Scaling Law（韜定律）”以及核心技術“Logic Folding（邏輯折疊）”。在華為的定義裡，這是壹種區別於傳統摩爾定律的新型芯片演進路徑：未來芯片性能提升的關鍵，不再只是不斷縮小晶體管，而是壓縮芯片內部的“時間常數τ”，即信號在芯片內部傳播所需要的時間。
隨後，NVIDIA CEO黃仁勳在台北電腦展前夕接受采訪時評價稱，這對華為而言是壹個重大突破，但對台積電並不構成真正威脅，因為類似的3D堆疊、混合鍵合和先進封裝技術，全球領先廠商已經探索了很多年。
這段表態很快引發爭議。部分觀點認為，黃仁勳“誤讀”了華為技術，因為 Logic Folding 並不等同於傳統先進封裝，它不是簡單的“芯片堆疊”，而是更深層、更細粒度的芯片內部叁維邏輯重構。甚至有人認為，黃仁勳是在故意淡化華為突破的意義。
但如果把視角拉回整個半導體產業的發展脈絡，會發現，真正的問題並不在於黃仁勳“懂不懂”技術，而在於：後摩爾時代，芯片行業究竟會沿著什麼方向繼續演進。而在這個問題上，華為、台積電、英特爾、叁星，其實正在逐漸走向同壹個大方向。
過去幾拾年，半導體產業最核心的增長邏輯，是摩爾定律。通過不斷縮小晶體管尺寸，在同樣面積上塞入更多晶體管，從90nm、28nm、7nm壹路走到今天的3nm，本質上都是“幾何縮微”。但進入5nm之後，產業已經越來越明顯感受到傳統縮放路線的困難。壹方面，晶體管尺寸正在逼近物理極限，繼續縮小會遭遇漏電流增加、功耗密度上升以及制造復雜度急劇提高等問題；另壹方面，更現實的問題是，先進制程成本正在指數級上升。如今先進節點的研發投入已經達到數百億美元量級，而EUV光刻機單台價格也達到數億美元，整個行業都在承受越來越高的資本壓力。
更關鍵的是，即使晶體管還能繼續縮小，芯片性能提升也開始遭遇另壹個瓶頸：互連延遲。
這是普通消費者很少注意，但半導體行業內部已經討論多年的問題。今天的大型AI芯片，真正拖慢性能的，很多時候已經不是晶體管本身，而是數據在芯片內部“跑得太遠”。隨著晶體管數量暴增，芯片內部連線越來越復雜，導線長度增加後，RC寄生效應也會迅速上升。所謂RC延遲，本質上是互連電阻與寄生電容共同帶來的信號傳播遲滯。對於現代高性能芯片而言，互連延遲已經占據整體時序瓶頸中的越來越高比例。
因此，整個行業過去拾多年都在思考同壹個問題：如果繼續縮小晶體管越來越困難，那麼能不能換壹種思路，縮短數據傳播路徑？
這其實就是華為“韜定律”的核心邏輯。
華為提出，不再單純追求晶體管尺寸縮小，而是通過壓縮信號傳播時間常數τ來提升整體性能。簡單理解，就是盡可能讓數據“少跑壹點路”。這背後真正引發行業關注的，並不是“τ定律”這個名字，而是其具體實現方式——Logic Folding。
過去傳統芯片設計，本質上是贰維平面結構。邏輯門、電路單元、緩存、SRAM等，都在硅片表面橫向排列。隨著規模越來越大，芯片內部關鍵路徑不斷拉長，信號需要在更長距離上傳播。而 Logic Folding 試圖做的事情，是把這些原本平鋪的邏輯結構進行叁維化重構。
可以把它理解為，傳統芯片像是壹座不斷向外擴張的平面城市，而 Logic Folding 則試圖把城市“立體化”。原本橫向傳播幾拾微米的數據路徑，未來可能只需要通過垂直互連直接上下通信。華為公開的信息顯示，Logic Folding 使用了混合鍵合（Hybrid Bonding）技術，通過高密度銅-銅互連，將不同層的邏輯結構直接連接，從而顯著降低互連長度、減少RC寄生延遲，並提升有效晶體管密度與能效。
按照華為披露的數據，首款采用該架構的“麒麟2026”芯片，晶體管密度可提升約53.5%，達到約238 MTr/mm2，接近早期3nm工藝區間，同時部分高性能核心能效提升約41%。華為還提出，到2031年，其目標是實現“1.4nm級等效密度”。
這裡有壹個非常重要、但很多報道容易混淆的概念：所謂“1.4nm級等效密度”，並不意味著中國已經擁有真正的1.4nm制造工藝。它更多是通過叁維集成、邏輯重構、空間利用率提升，實現接近先進制程的晶體管密度效果，而不是在傳統制程意義上真正進入1.4nm節點。這兩者之間有本質區別。真正的先進工藝，仍然涉及EUV光刻、材料體系、晶圓工藝、良率控制等完整產業鏈能力。
那麼，為什麼部分人會認為黃仁勳“誤讀”了華為技術？
[加西網正招聘多名全職sales 待遇優]
還沒人說話啊，我想來說幾句
事情本不復雜。不久前，華為在 IEEE ISCAS 2026 會議上正式發布“Tau Scaling Law（韜定律）”以及核心技術“Logic Folding（邏輯折疊）”。在華為的定義裡，這是壹種區別於傳統摩爾定律的新型芯片演進路徑：未來芯片性能提升的關鍵，不再只是不斷縮小晶體管，而是壓縮芯片內部的“時間常數τ”，即信號在芯片內部傳播所需要的時間。
隨後，NVIDIA CEO黃仁勳在台北電腦展前夕接受采訪時評價稱，這對華為而言是壹個重大突破，但對台積電並不構成真正威脅，因為類似的3D堆疊、混合鍵合和先進封裝技術，全球領先廠商已經探索了很多年。
這段表態很快引發爭議。部分觀點認為，黃仁勳“誤讀”了華為技術，因為 Logic Folding 並不等同於傳統先進封裝，它不是簡單的“芯片堆疊”，而是更深層、更細粒度的芯片內部叁維邏輯重構。甚至有人認為，黃仁勳是在故意淡化華為突破的意義。
但如果把視角拉回整個半導體產業的發展脈絡，會發現，真正的問題並不在於黃仁勳“懂不懂”技術，而在於：後摩爾時代，芯片行業究竟會沿著什麼方向繼續演進。而在這個問題上，華為、台積電、英特爾、叁星，其實正在逐漸走向同壹個大方向。
過去幾拾年，半導體產業最核心的增長邏輯，是摩爾定律。通過不斷縮小晶體管尺寸，在同樣面積上塞入更多晶體管，從90nm、28nm、7nm壹路走到今天的3nm，本質上都是“幾何縮微”。但進入5nm之後，產業已經越來越明顯感受到傳統縮放路線的困難。壹方面，晶體管尺寸正在逼近物理極限，繼續縮小會遭遇漏電流增加、功耗密度上升以及制造復雜度急劇提高等問題；另壹方面，更現實的問題是，先進制程成本正在指數級上升。如今先進節點的研發投入已經達到數百億美元量級，而EUV光刻機單台價格也達到數億美元，整個行業都在承受越來越高的資本壓力。
更關鍵的是，即使晶體管還能繼續縮小，芯片性能提升也開始遭遇另壹個瓶頸：互連延遲。
這是普通消費者很少注意，但半導體行業內部已經討論多年的問題。今天的大型AI芯片，真正拖慢性能的，很多時候已經不是晶體管本身，而是數據在芯片內部“跑得太遠”。隨著晶體管數量暴增，芯片內部連線越來越復雜，導線長度增加後，RC寄生效應也會迅速上升。所謂RC延遲，本質上是互連電阻與寄生電容共同帶來的信號傳播遲滯。對於現代高性能芯片而言，互連延遲已經占據整體時序瓶頸中的越來越高比例。
因此，整個行業過去拾多年都在思考同壹個問題：如果繼續縮小晶體管越來越困難，那麼能不能換壹種思路，縮短數據傳播路徑？
這其實就是華為“韜定律”的核心邏輯。
華為提出，不再單純追求晶體管尺寸縮小，而是通過壓縮信號傳播時間常數τ來提升整體性能。簡單理解，就是盡可能讓數據“少跑壹點路”。這背後真正引發行業關注的，並不是“τ定律”這個名字，而是其具體實現方式——Logic Folding。
過去傳統芯片設計，本質上是贰維平面結構。邏輯門、電路單元、緩存、SRAM等，都在硅片表面橫向排列。隨著規模越來越大，芯片內部關鍵路徑不斷拉長，信號需要在更長距離上傳播。而 Logic Folding 試圖做的事情，是把這些原本平鋪的邏輯結構進行叁維化重構。
可以把它理解為，傳統芯片像是壹座不斷向外擴張的平面城市，而 Logic Folding 則試圖把城市“立體化”。原本橫向傳播幾拾微米的數據路徑，未來可能只需要通過垂直互連直接上下通信。華為公開的信息顯示，Logic Folding 使用了混合鍵合（Hybrid Bonding）技術，通過高密度銅-銅互連，將不同層的邏輯結構直接連接，從而顯著降低互連長度、減少RC寄生延遲，並提升有效晶體管密度與能效。
按照華為披露的數據，首款采用該架構的“麒麟2026”芯片，晶體管密度可提升約53.5%，達到約238 MTr/mm2，接近早期3nm工藝區間，同時部分高性能核心能效提升約41%。華為還提出，到2031年，其目標是實現“1.4nm級等效密度”。
這裡有壹個非常重要、但很多報道容易混淆的概念：所謂“1.4nm級等效密度”，並不意味著中國已經擁有真正的1.4nm制造工藝。它更多是通過叁維集成、邏輯重構、空間利用率提升，實現接近先進制程的晶體管密度效果，而不是在傳統制程意義上真正進入1.4nm節點。這兩者之間有本質區別。真正的先進工藝，仍然涉及EUV光刻、材料體系、晶圓工藝、良率控制等完整產業鏈能力。
那麼，為什麼部分人會認為黃仁勳“誤讀”了華為技術？
[加西網正招聘多名全職sales 待遇優]
| 分享: |
| 注： | 在此頁閱讀全文 |
| 延伸閱讀 |
推薦: