难怪诺贝尔科学奖开挂,日企新技术令人惊叹
从2023年开始，佳能便销售与EUV完全不同的纳米压印装置。与EUV光刻机需要使用强光源来转印电路图案需要消耗更多电能相比，纳米压印装置耗电量更低。预计纳米压印装置单台设备的价格为3-5千万美元，销售价格仅为EUV光刻机的六分之一至四分之一。
不过，由于是直接接触模板来绘制电路，这让佳能的纳米压印装置对环境和工艺的要求更高。因为一旦混入杂质，压印电路就容易出现缺陷，良品率就会降低。该工艺同时还面临需要提高处理速度等课题。因此，习惯于使用EUV的芯片制造企业，目前仅存储器大型制造商铠侠控股等引入这种装置，目前还在用于验证用途，尚未在量产线中采用。
更先进的1.4纳米半导体，将主要用于AI数据中心及自动驾驶领域，发挥智能设备大脑的关键作用。全球最大的芯片制造代工企业台积电（TSMC），计划2028年开始量产1.4纳米半导体，韩国的三星电子则计划2027年开始量产1.4纳米芯片。目前，两家企业都表示对纳米压印装置感兴趣。
不过，因为各企业的现有的半导体工厂，均按照已经使用的EUV光刻机为前提设计，而采用纳米压印装置的门槛较高。因此他们只能在新建半导体制造工厂时才能引进这种装置，并按该装置的要求设计对环境要求更高的厂房。这导致佳能纳米压印装置的推广较为缓慢。
过去，佳能和尼康两家日本企业在光刻机市场占据了超过一半的全球份额。但阿斯麦在制程精细化竞争中取得了胜利，目前占据了全球9成市场。如果未来纳米压印装置市场扩大，日本企业有望东山再起。大日本印刷等材料厂商也有望入局。富士胶片控股已表示将通过在绘制电路时涂在晶圆上的材料来涉足这一市场。
佳能已于2024年向美国得克萨斯州及英特尔等半导体企业参与的官民合作组织“Texas Institute for Electronics（得克萨斯州电子研究所）”首次提供纳米压印装置。能否与EUV光刻机形成共享市场的格局，将成为备受关注的焦点。
目前中国公开量产的半导体最先进制程为中芯国际采用DUV多重曝光技术，能在14纳米平台上实现等效7纳米性能的N+1工艺实现的7纳米，而且，良品率很低，产能有限，成本极高。如果我们看到有人说突破了5纳米甚至3纳米，切记，那一定是无法验证的胡编乱造的。
如果我们的半导体大厂能够与大日本印刷和佳能合作，利用半导体压印装置还未被美国列入禁售目录的机会窗口引入其1.4纳米的压印装置，可能真的能够帮助我们在半导体制造领域实现弯道超车，补齐我们在先进制程芯片方面的短板。
[加西网正招聘多名全职sales 待遇优]
还没人说话啊，我想来说几句
不过，由于是直接接触模板来绘制电路，这让佳能的纳米压印装置对环境和工艺的要求更高。因为一旦混入杂质，压印电路就容易出现缺陷，良品率就会降低。该工艺同时还面临需要提高处理速度等课题。因此，习惯于使用EUV的芯片制造企业，目前仅存储器大型制造商铠侠控股等引入这种装置，目前还在用于验证用途，尚未在量产线中采用。
更先进的1.4纳米半导体，将主要用于AI数据中心及自动驾驶领域，发挥智能设备大脑的关键作用。全球最大的芯片制造代工企业台积电（TSMC），计划2028年开始量产1.4纳米半导体，韩国的三星电子则计划2027年开始量产1.4纳米芯片。目前，两家企业都表示对纳米压印装置感兴趣。
不过，因为各企业的现有的半导体工厂，均按照已经使用的EUV光刻机为前提设计，而采用纳米压印装置的门槛较高。因此他们只能在新建半导体制造工厂时才能引进这种装置，并按该装置的要求设计对环境要求更高的厂房。这导致佳能纳米压印装置的推广较为缓慢。
过去，佳能和尼康两家日本企业在光刻机市场占据了超过一半的全球份额。但阿斯麦在制程精细化竞争中取得了胜利，目前占据了全球9成市场。如果未来纳米压印装置市场扩大，日本企业有望东山再起。大日本印刷等材料厂商也有望入局。富士胶片控股已表示将通过在绘制电路时涂在晶圆上的材料来涉足这一市场。
佳能已于2024年向美国得克萨斯州及英特尔等半导体企业参与的官民合作组织“Texas Institute for Electronics（得克萨斯州电子研究所）”首次提供纳米压印装置。能否与EUV光刻机形成共享市场的格局，将成为备受关注的焦点。
目前中国公开量产的半导体最先进制程为中芯国际采用DUV多重曝光技术，能在14纳米平台上实现等效7纳米性能的N+1工艺实现的7纳米，而且，良品率很低，产能有限，成本极高。如果我们看到有人说突破了5纳米甚至3纳米，切记，那一定是无法验证的胡编乱造的。
如果我们的半导体大厂能够与大日本印刷和佳能合作，利用半导体压印装置还未被美国列入禁售目录的机会窗口引入其1.4纳米的压印装置，可能真的能够帮助我们在半导体制造领域实现弯道超车，补齐我们在先进制程芯片方面的短板。
[加西网正招聘多名全职sales 待遇优]
| 分享: |
| 注： | 在此页阅读全文 |
推荐: