新聞 
全球首顆!復旦大學創新存儲芯片登上Nature頂刊
全球首顆!復旦大學創新存儲芯片登上Nature頂刊全球首顆!復旦大學創新存儲芯片登上Nature頂刊
▲贰維-硅基混合架構閃存芯片透射電子顯微鏡照片（圖源：復旦大學）
如何將贰維材料與CMOS集成又不破壞其性能，是需要攻克的核心難題。
CMOS電路表面有很多元件，而贰維半導體材料厚度僅有1-3個原子，如果直接將贰維材料鋪在CMOS電路上，材料很容易破裂。
“就好比我們從太空看上海，似乎很平坦，但這個城市內部其實有400多米、100多米或者幾拾米高度不等的建築。如果鋪壹張薄膜在城市上方，膜本身就會不平整。”周鵬形象比喻道。
因此，全世界的贰維半導體研究者目前只能在極為平整的原生襯底上加工材料。壹種解決思路是將CMOS的襯底“磨平”以適應贰維材料，但要實現原子級平整並不現實。
周鵬-劉春森團隊決定從本身就具有壹定柔性的贰維材料入手，通過模塊化的集成方案，先將贰維存儲電路與成熟CMOS電路分離制造，再與CMOS控制電路通過高密度單片互連技術（微米尺度通孔）實現完整芯片集成。
這項核心工藝的創新，實現了在原子尺度上讓贰維材料和CMOS襯底的緊密貼合，最終實現超過94%的芯片良率。
此外，所制備的贰維閃存單元支持20納秒快速操作，且單比特能耗低至0.644皮焦耳。
團隊進壹步提出了跨平台系統設計方法論，包含贰維-CMOS電路協同設計、贰維-CMOS跨平台接口設計等，並將這壹系統集成框架命名為“長纓（CY-01）架構”。
其跨平台系統設計支持贰維NOR閃存芯片的指令驅動型工作模式，具備32位並行處理能力和隨機訪問功能。
這些特性已通過芯片測試得到驗證：測試時鍾頻率設定為5MHz，編程脈沖則被優化為2.5個時鍾周期。
該方法為新興機制驅動的贰維電子器件與成熟CMOS平台之間的兼容性提供了可靠保障。
團隊相信，這些系統級成果標志著將贰維電子技術的優勢拓展至實際應用領域的重要裡程碑。
下壹步，周鵬-劉春森團隊計劃建立實驗基地，與相關機構合作，建立自主主導的工程化項目，並計劃用3-5年時間將項目集成到兆量級水平，期間產生的知識產權和IP可授權給合作企業。
展望未來，該團隊期待該技術顛覆傳統存儲器體系，讓通用型存儲器取代多級分層存儲架構，為人工智能、大數據等前沿領域提供更高速、更低能耗的數據支撐，讓贰維閃存成為AI時代的標准存儲方案。
[物價飛漲的時候 這樣省錢購物很爽]
還沒人說話啊，我想來說幾句
如何將贰維材料與CMOS集成又不破壞其性能，是需要攻克的核心難題。
CMOS電路表面有很多元件，而贰維半導體材料厚度僅有1-3個原子，如果直接將贰維材料鋪在CMOS電路上，材料很容易破裂。
“就好比我們從太空看上海，似乎很平坦，但這個城市內部其實有400多米、100多米或者幾拾米高度不等的建築。如果鋪壹張薄膜在城市上方，膜本身就會不平整。”周鵬形象比喻道。
因此，全世界的贰維半導體研究者目前只能在極為平整的原生襯底上加工材料。壹種解決思路是將CMOS的襯底“磨平”以適應贰維材料，但要實現原子級平整並不現實。
周鵬-劉春森團隊決定從本身就具有壹定柔性的贰維材料入手，通過模塊化的集成方案，先將贰維存儲電路與成熟CMOS電路分離制造，再與CMOS控制電路通過高密度單片互連技術（微米尺度通孔）實現完整芯片集成。
這項核心工藝的創新，實現了在原子尺度上讓贰維材料和CMOS襯底的緊密貼合，最終實現超過94%的芯片良率。
此外，所制備的贰維閃存單元支持20納秒快速操作，且單比特能耗低至0.644皮焦耳。
團隊進壹步提出了跨平台系統設計方法論，包含贰維-CMOS電路協同設計、贰維-CMOS跨平台接口設計等，並將這壹系統集成框架命名為“長纓（CY-01）架構”。
其跨平台系統設計支持贰維NOR閃存芯片的指令驅動型工作模式，具備32位並行處理能力和隨機訪問功能。
這些特性已通過芯片測試得到驗證：測試時鍾頻率設定為5MHz，編程脈沖則被優化為2.5個時鍾周期。
該方法為新興機制驅動的贰維電子器件與成熟CMOS平台之間的兼容性提供了可靠保障。
團隊相信，這些系統級成果標志著將贰維電子技術的優勢拓展至實際應用領域的重要裡程碑。
下壹步，周鵬-劉春森團隊計劃建立實驗基地，與相關機構合作，建立自主主導的工程化項目，並計劃用3-5年時間將項目集成到兆量級水平，期間產生的知識產權和IP可授權給合作企業。
展望未來，該團隊期待該技術顛覆傳統存儲器體系，讓通用型存儲器取代多級分層存儲架構，為人工智能、大數據等前沿領域提供更高速、更低能耗的數據支撐，讓贰維閃存成為AI時代的標准存儲方案。
[物價飛漲的時候 這樣省錢購物很爽]
| 分享: |
| 注： | 在此頁閱讀全文 |
推薦: